

Федеральное государственное автономное
образовательное учреждение
высшего образования
«СИБИРСКИЙ ФЕДЕРАЛЬНЫЙ УНИВЕРСИТЕТ»

Институт космических и информационных технологий

институт

Вычислительная техника

кафедра

УТВЕРЖДАЮ

Заведующий кафедрой

_____ О.В. Непомнящий

подпись инициалы, фамилия

« _____ » _____ 2018 г.

БАКАЛАВРСКАЯ РАБОТА

09.03.01 Информатика и вычислительная техника

код и наименование направления

Моделирование и создание лабораторного прототипа элементов и узлов
быстродействующего АЦП на базе радиационно-стойкого аналого-цифрового

ПЛИС

тема

Руководитель

подпись, дата

профессор, к.т.н.
должность, ученая степень

О.В. Непомнящий
инициалы, фамилия

Выпускник

подпись, дата

А.С. Леоненкова
инициалы, фамилия

Нормоконтролер

подпись, дата

доцент, к.т.н.
должность, ученая степень

В.И. Иванов
инициалы, фамилия

Красноярск 2018

Федеральное государственное автономное
образовательное учреждение
высшего образования
«СИБИРСКИЙ ФЕДЕРАЛЬНЫЙ УНИВЕРСИТЕТ»
Космических и информационных технологий
институт

Вычислительная техника
кафедра

УТВЕРЖДАЮ
Заведующий кафедрой
_____ О.В. Непомнящий
подпись инициалы, фамилия
« ____ » _____ 20 __ г.

ЗАДАНИЕ
НА ВЫПУСКНУЮ КВАЛИФИКАЦИОННУЮ РАБОТУ
в форме бакалаврской работы

Студенту _____ Леоненковой Анастасии Сергеевне _____

фамилия, имя, отчество

Группа _____ КИ14-07Б _____ Направление (специальность) _____ 09.03.01 _____

номер

код

_____ Информатика и вычислительная техника _____

наименование

Тема выпускной квалификационной работы Моделирование и создание лабораторного прототипа элементов и узлов быстродействующего АЦП на базе радиационно-стойкого аналого-цифрового ПЛИС.

Утверждена приказом по университету № _____ от _____

Руководитель ВКР О.В. Непомнящий, профессор, зав. Каф. ВТ, к.т.н

инициалы, фамилия, должность, учёное звание и место работы

Задание на ВКР: Выполнить анализ предметной области и исследовать основные технические характеристики предоставленной ПАИС. Исследовать предоставленные программные и аппаратные средства разработки. При исследованиях реализовать следующие узлы параллельного аналого-цифрового преобразователя: УВХ, блок преобразования. Реализовать модели пикового детектора, инвертора, логического элемента «2И-НЕ» и аналогового сумматора. Выполнить выбор аппаратных и программных средств для создания рабочего места инженера-исследователя. Собрать лабораторный стенд и выполнить проверку его работоспособности. Выполнить программное моделирование разработанных узлов.

Перечень разделов ВКР: Обзор имеющихся отечественных разработок быстродействующих радиационно-стойких АЦП. Обзор используемого программного обеспечения. Архитектура элементов и узлов, разрабатываемого устройства. Аппаратное обеспечение лабораторного стенда. Результаты моделирования и полученных решений в виртуальной среде и на реальном оборудовании.

Перечень графического материала: Презентация в формате Power Point, функциональная схема используемого оборудования, структурные схемы

элементов и узлов, разрабатываемого устройства, фотоснимки лабораторного
стенда, рисунки полученных результатов моделирования.

Руководитель ВКР

подпись

О.В. Непомнящий

инициалы, фамилия

Задание принял к исполнению

подпись

А.С. Леоненкова

инициалы, фамилия

«___» _____ 2018 г.

РЕФЕРАТ

Выпускная квалификационная работа по теме «Моделирование и создание лабораторного прототипа элементов и узлов быстродействующего АЦП на базе радиационно-стойкого аналого-цифрового ПЛИС» содержит в себе 53 страницы текстового документа, 1 приложение, 24 использованных источников, 33 иллюстрации, 3 таблицы.

АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ, ПЛИС, РАДИАЦИОННАЯ-СТОЙКОСТЬ, ПАИС, УСТРОЙСТВО ВЫБОРКИ И ХРАНЕНИЯ, ИНВЕРТОР, АНАЛОГОВЫЙ СУММАТОР, ПИКОВЫЙ ДЕТЕКТОР.

Цель работы: Исследование предоставленных инструментальных средств разработки встраиваемых систем на основе ПАИС 5400TR035 в режиме отработки моделей элементов и узлов радиационно-стойкого, реконфигурируемого АЦП.

Задачи:

1. Выбор параметров, которым должно удовлетворять моделируемое устройство;
2. Разработка модели элементов и узлов устройства;
3. Проверка работоспособности разработанной модели в виртуальной среде (получение необходимых данных);
4. Создание лабораторного стенда;
5. Проверка работоспособности созданного стенда.

Во введении сформулированы общие положения и актуальность проводимых исследований, раскрывается актуальность данной работы.

В первой главе выполнен анализ существующих отечественных решений и сформулировано задание на ВКР.

Во второй главе приведено краткое описание исследуемого программного обеспечения, представлены результаты разработки и моделирования узлов и элементов согласно задания на ВКР.

В третьей главе приведены результаты изготовления лабораторного стенда и его тестирования.

В четвертой главе приведено описание результатов тестирования и сравнительного анализа ряда готовых решений от АО «ДИЗАЙН ЦЕНТР «СОЮЗ».

В заключении отражены общие результаты выполнения работы по исследованию инструментальных средств разработки цифро-аналоговых систем на базе ПАИС 5400ТР035 от компании АО «ДИЗАЙН ЦЕНТР «СОЮЗ». Приведены основные характеристики разработанного лабораторного стенда и результаты его тестирования, а также результаты разработки и тестирования моделей УВХ, блока преобразования, пикового детектора, инвертора, логического элемента «2И-НЕ», аналогового сумматора.

СОДЕРЖАНИЕ

ВВЕДЕНИЕ	3
1 Анализ задания на выпускную квалификационную работу	5
1.1 Обзор существующих аналогов.....	5
1.2 Формулирование задания на ВКР	7
1.3 Выводы к главе 1	9
2 Разработка модели реконфигурируемого радиационно-стойкого АЦП на базе ПАИС 5400ТР035	11
2.1 Описание средства автоматизированного проектирования ПАИС 5400ТР035	11
2.2 Моделирование устройства выборки и хранения.....	14
2.3 Моделирование модуля параллельного аналого-цифрового преобразователя.....	20
2.4 Приоритетный шифратор.....	25
2.5 Выводы к главе 2.....	28
3 Создание рабочего места инженера-исследователя	29
3.1 Проверка работоспособности собранного рабочего места инженера- исследователя	32
3.2 Выводы к главе 3.....	35
4 Исследование возможностей ПАИС 5400ТР035 с помощью нескольких готовых решений.....	37
4.1 Инвертор	37
4.2 Логический элемент «2И-НЕ»	40
4.3 Аналоговый сумматор	43
4.4 Выводы к главе 4.....	47
ЗАКЛЮЧЕНИЕ	49
СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ	51
ПРИЛОЖЕНИЕ А	54

ВВЕДЕНИЕ

Современные аналого-цифровые преобразователи (АЦП) находят применение в самых различных областях. Существует несколько основных типов архитектуры АЦП, поскольку для различного измерительного оборудования необходимы различные типы АЦП. Например, в одних приборах используется высокая частота дискретизации, но не требуется высокая разрешающая способность, в других необходимо большее разрешение, но можно пожертвовать скоростью измерения и т.д. Поэтому АЦП делятся на пять основных типов архитектуры, такие как: параллельные АЦП, АЦП последовательного приближения, сигма-дельта АЦП, конвейерные АЦП и АЦП последовательного счета [17].

В настоящее время больше всего востребованы приборы и устройства, принимающие аналоговый сигнал и преобразующие его в цифровой, от которых требуется высокая скорость работы. Самую большую скорость преобразования имеет АЦП параллельного типа [1].

АЦП параллельного типа осуществляют квантование сигнала одновременно с помощью набора операционных усилителей, включенных параллельно источнику входного сигнала. Скорость преобразования в таких АЦП может достигать 5Γ ($5 \cdot 10^9$) отсчетов/сек для стандартных устройств и 20Γ отсчетов/сек для оригинальных разработок [6].

В том числе такие АЦП востребованы в космической и военной сфере, в приложениях где необходима высокая скорость и точность работы приборов [16]. Но для таких приложений характерно функционирование в условиях дестабилизирующих факторов окружающей среды, например, проникающей радиации.

Существует два основных эффекта воздействия радиации – накопление полной поглощенной дозы и эффекты, связанные с воздействием одиночных ионизирующих частиц.

Микросхемы и любые другие устройства поглощают, а тем самым накапливают дозы излучения. Полная поглощенная доза излучения обуславливает дрейф ряда параметров микросхемы, вызывающих отказы.

Под действием ионизирующего излучения в микросхеме происходит образование электронно-дырочных пар. В технологиях с толстыми подзатворными диэлектриками сдвиг порогового напряжения n-канальных транзисторов мог быть достаточно большим для того, чтобы транзистор полностью переставал закрываться, что естественным образом приводило к потере работоспособности схемы [21].

Считается, что основная радиационная угроза современным электронным приборам – это единичные события (Single Event Effects, SEE), вызванные воздействием высокоэнергетических частиц. Вносимые в результате единичного события неисправности делятся на устойчивые (hard error) и исправимые (soft error) отказы. Наиболее часто исправимые отказы рассматривают как одиночные сбои. Они проявляются в изменении логических элементов устройства. Единичные события могут вызвать нестационарные токи малой длительности и большой амплитуды, которые способны разрядить узлы системы, приводя к потере информации или инициированию режима защелкивания, и тем самым – к устойчивому отказу [21].

Поэтому в выпускной квалификационной работе будет разработана модель элементов и узлов радиационно-стойкого параллельного быстродействующего АЦП с заданными параметрами, предназначенного для эксплуатации в области военных и космических технологий.

1 Анализ задания на выпускную квалификационную работу

1.1 Обзор существующих аналогов

В нынешнее время, в связи с политической ситуацией, в стране введено эмбарго на поставку из-за рубежа микроэлектроники для российских спутников и военной техники [13]. Эта ситуация резко сокращает возможность использования зарубежных микросхем, и способствует к переходу на отечественные аналоги.

Выполненный анализ предметной области позволил выделить следующие основные компании, занимающиеся производством радиационно-стойких интегральных схем для космического применения в России:

- АО НПЦ «ЭЛВИС»;
- АО «НИИЭТ»;
- АО «ДИЗАЙН ЦЕНТР «СОЮЗ»;
- АО «НИИМА «Прогресс»;
- ОАО «НИИМЭ и Микрон».

Следует отметить, что список компаний не полон, поскольку не все компании предоставляют данные о микросхемах, особенно это касается стойкости к специальным факторам.

В таблицах 1 и 2 предоставлен перечень наиболее распространенных радиационно-стойких АЦП [11,12].

Таблица 1 – Список разработанных радиационно-стойких АЦП компании ОАО «НИИМЭ и Микрон»

Обозначение	Описание	Основные технические характеристики
1299ПВ1У	10-ти разрядный быстродействующий радиационно-стойкий аналого-цифровой преобразователь конвейерного типа	Напряжение питания: $3,3 \pm 0,15$ В Частота выборок входного сигнала: не менее 50 МГц Рабочий темп. диапазон: $-60 \dots +85$ °С Корпус: 5142.48-А Технология: КНИ 0,25 мкм ТУ: АЕЯР.431320.889ТУ
1299ПВ2У	12-ти разрядный быстродействующий радиационно-стойкий аналого-цифровой преобразователь конвейерного типа	Напряжение питания: $3,3 \pm 0,15$ В Частота выборок входного сигнала: не менее 40 МГц Рабочий темп. диапазон: $-60 \dots +85$ °С Корпус: 5142.48-А Технология: КНИ 0,25 мкм ТУ: АЕЯР.431320.889ТУ

Таблица 2 – Список разработанных радиационно-стойких АЦП компании АО «ДИЗАЙН ЦЕНТР «СОЮЗ»

Обозначение	Описание	Основные технические характеристики
5112НВ035	14-ти разрядный быстродействующий радиационно-стойкий аналого-цифровой преобразователь конвейерного типа	Напряжение питания: 3,3 Частота выборок входного сигнала: до 100 Мвыб/с Корпус: 5142.48-А Потоковый
5112НВ045	14-ти разрядный быстродействующий радиационно-стойкий аналого-цифровой преобразователь конвейерного типа	Напряжение питания: 3,3 Частота выборок входного сигнала: до 20 Мвыб/с Корпус: 5142.48-А Потоковый

Из предоставленных данных, согласно доступным источникам, на данный момент отечественных радиационно-стойких АЦП параллельного типа не существует.

На российском рынке электроники представлено малое количество схем радиационно-стойких быстродействующих АЦП. Поэтому создание новых устройств расширит и усовершенствует рынок микросхем в этой области. Из этого следует, что данная работа актуальна.

1.2 Формулирование задания на ВКР

На основе поставленных цели и задач, а также на основе проанализированных данных, можно сформулировать задание на выпускную квалификационную работу.

Разработка модели и лабораторные исследования реконфигурируемого радиационно-стойкого параллельного быстродействующего аналого-цифрового преобразователя.

На основе результатов анализа и задания на ВКР определены следующие, основные характеристики разрабатываемой модели:

- Разрядность: от 3 бит
- Частота преобразования: от 1 МГц

В таблице 3 приведено обоснование данного выбора на основе сравнительного анализа реализуемых характеристик преобразователя и отечественных аналогов.

Из данной таблицы видно, что разрабатываемое АЦП будет обладать совокупностью характеристик, отличающихся от уже существующих устройств. Разрядность и частота преобразования были выбраны исходя из того, что устройств с данным набором характеристик, согласно доступной информации, не существует. Так же, приборы, используемые в космической и военной отрасли, имеют различные характеристики, поэтому использование существующих аналогов может быть не рациональным [2].

Таблица 3 – Сводная таблица характеристик АЦП

АЦП	Разрядность	Частота выборок/с	Принцип преобразования	Реконф-ть
1299ПВ1У	10 бит	не менее 50 МГц	конвейерный	нет
1299ПВ2У	12 бит	не менее 40 МГц	конвейерный	нет
5112НВ035	14 бит	до 100 МГц	конвейерный	нет
5112НВ045	14 бит	до 20 МГц	конвейерный	нет
разработка	от 3 бит	от 1 МГц	параллельный	да

Для решения задачи отработки программно-инструментального обеспечения и исследования представленной АО «Дизайн центр «Союз» ПАИС разрабатываются узлы реконфигурируемого АЦП. Именно реконфигурированная ПАИС является основным достоинством полученных решений.

Для реализации данного устройства было решено использовать программируемую аналоговую интегральную схему (аналоговый эквивалент ПЛИС), так как именно эта система позволит обеспечить необходимые свойства реконфигурируемости и радиационной стойкости для разрабатываемого АЦП.

Поэтому, чтобы обеспечить импортозамещение необходимо использовать ПАИС отечественного производства [13].

В России производством реконфигурируемых радиационно-стойких ПАИС занимается компания «Дизайн Центр «Союз». Для своих ПАИС компания выпускает свой собственный софт, который позволяет проектировать и моделировать разрабатываемые на ПАИС устройства [15].

Модель реконфигурируемого радиационно-стойкого АЦП будет смоделирована в САПР Electric VLSI на базе ПАИС КомПАС-1 компании «Дизайн Центр «Союз». Для разработки проектов на базе ПАИС КомПАС-1 компания предлагает САПР, созданное на основе свободно распространяемого средства автоматизации проектирования электронных устройств Electric VLSI Design System компании «Static Free Software» [21]. Для пакета Electric VLSI

написано большое количество плагинов, некоторые из которых существенно расширяют функционал программы. ПАИС имеет среду для программирования и проектирования схем, поддерживающую моделирование. Продукт активно развивается и поддерживается разработчиками.

Именно эти факторы и обуславливают выбор ПАИС КомПАС-1 отечественного производства для проведения моделирования элементов и узлов разрабатываемого реконфигурируемого радиационно-стойкого АЦП в ходе выполнения выпускной квалификационной работы.

После разработки модели АЦП, будет выполнена проверка работоспособности отдельных частей устройства, выявлены и устранены все недостатки в виртуальном симуляторе LTSpice программы Electric VLSI.

Далее последует создание лабораторного стенда, в котором будут применены реальные элементы моделируемого преобразователя, а также, выполнена проверка работоспособности полученного прибора.

На данном этапе будет выполнено функциональное и временное моделирование устройства. Моделирование заключается в подаче на входные каскады АЦП аналогового сигнала в заданном диапазоне частот, для определения частотных характеристик АЦП и максимально-допустимую скорость преобразования. На следующих этапах, при испытаниях лабораторного стенда, полученные в результате моделирования характеристики будут проверены на реальном устройстве.

1.2 Выводы к главе 1

Из анализа имеющейся продукции отечественных компаний, представленного в пункте 1.1, можно сделать вывод, что похожих устройств существует не много, а конкретно параллельных радиационно-стойких аналого-цифровых преобразователей нет вообще. Из этого следует, что применение имеющихся устройств повсеместно будет не рационально, потому что приборы,

использующие радиационно-стойкие АЦП, имеют различные характеристики и области применения.

Так же, из анализа отечественных аналогов, можно сделать вывод, что среди них не существует реконфигурируемых устройств. Возможность реконфигурации АЦП в процессе создания приборов открывает новые перспективы для разработки устройств и систем специального назначения.

2 Разработка модели реконфигурируемого радиационно-стойкого АЦП на базе ПАИС 5400ТР035

2.1 Описание средства автоматизированного проектирования ПАИС 5400ТР035

ПАИС КомПАС-1, имеющая обозначение 5400ТР035 разработана в компании «Дизайн Центр «Союз». Микросхема 5400ТР035 выполнена по КМОП КНИ технологическому процессу ПАО "Микрон" и размещается на 48-выводном металлокерамическом корпусе. Микросхема 5400ТР035 отличается высокими показателями стойкости к специальным воздействующим факторам, таким как, условия космического пространства, и надёжностью - наработка на отказ составляет не менее 160 тысяч часов [18].

«Кремний на изоляторе» (SOI — silicon-on-insulator, КНИ) — это технология изготовления микросхем, при которой транзисторы изолируются от подложки слоем диоксида кремния для повышения эффективности управления электронами. В результате повышается по сравнению с обычной КМОП-технологией скорость работы микросхемы и снижается расход электроэнергии. Микросхемы типа кремний на изоляторе (КНИ) изготавливаются со слоем диоксида кремния, который отделяет каждый транзистор от находящейся под ним кремниевой подложки [10].

В обычных КМОП-микросхемах транзисторы находятся в непосредственном контакте с подложкой. Тончайший слой двуокиси кремния помогает электронам эффективнее перемещаться от одного затвора к другому, не позволяя «заблудившимся» электронам утекать в подложку. В результате получается микропроцессор, в котором электроны попадают на место своего назначения быстрее. Эти микросхемы обеспечивают большую скорость обработки, а основанные на КНИ компьютеры используют меньше электроэнергии, потому что из-за утечки электронов она не перерасходуется [10].

На рисунке 1 на поперечном сечении КНИ-микросхемы показан тонкий слой диоксида кремния, помещаемый между транзисторами и подложкой, за счет чего уменьшается емкость области между измененными участками кремния, и она разряжается и заряжается быстрее [10].



Рисунок 1 – Поперечное сечение КНИ-микросхемы

Микросхема предназначена для реализации аналоговых и аналого-цифровых интегральных схем путем электрического программирования коммутации между встроенными блоками. Микросхема позволяет многократное перепрограммирование без записи в энергонезависимую память и однократное программирование с записью в энергонезависимую память. Наряду со встроенными аналоговыми блоками микросхема содержит модули, предназначенные для программирования узлов с произвольной электрической схемой на уровне отдельных транзисторов, резисторов и конденсаторов [18].

Программируемое ядро микросхемы содержит 9 блоков свободной конфигурации (SPM), 22 усилительных блока (CAU), 22 прецизионных усилительных блока (PAU) и 44 блока пассивных компонентов (PPC). Блоки размещены в регулярной структуре. Между блоками проложены шины программируемой межблочной трассировки. В узлах шин трассировки расположены коммутационные блоки СВ. По периферии кристалла расположены 18 программируемых блоков ввода/вывода (PADDR), которые обеспечивают связь ядра с контактными площадками кристалла. Встроенный мультиплексор позволяет выводить сигналы с 6-ти групп шин с помощью 3-х

разрядной адресации. В состав кристалла входит также ИОН 1 В. Для формирования внутреннего напряжения ядра используется линейный регулятор напряжения (LDO) [18].

Общая структурная схема микросхемы содержится во встроенной библиотеке САПР, общий вид которой представлен на рисунке 2.




Рисунок 2 – Общий вид структурной схемы микросхемы 5400TP035 в
средстве автоматизации проектирования

Проектирование схем в Electric VLSI осуществляется путем представления на экране совокупности узлов (электрических компонентов: транзисторов, логических вентилей, контактов), дуг (проводников, соединяющих узлы) и портов (точек подключения дуг на узлах).

Программа содержит в себе модуль схемотехнического моделирования LTSpice, с помощью которого разработчик получает возможность проверить работоспособность и корректность работы собранных им схемных решений на основе ПАИС без программирования микросхемы. Одновременно с запуском моделирования САПР формирует конфигурационный файл, который в дальнейшем загружается в ПАИС с помощью специального ПО.

2.2 Моделирование устройства выборки и хранения

Для корректной работы большинства схем аналого-цифрового преобразования требуется, чтобы входное напряжение в течение заданного времени оставалось неизменным. Поскольку входной сигнал в течение времени преобразования может меняться, его фиксируют с помощью устройства выборки и хранения (УВХ) [8]. УВХ существуют двух видов: с разомкнутой и замкнутой структурой. Схема с разомкнутой структурой имеет большее быстродействие за счет того, что время выборки и время установления малы, поскольку нет общей обратной связи между буферными усилителями [2]. Поскольку, для реализации быстродействующего АЦП требуется чтобы используемое УВХ имело максимальное значение быстродействия, то было решено использовать устройство выборки и хранения с разомкнутой структурой.

Для того чтобы зафиксировать напряжение на входе в определённый момент времени, в моделируемой схеме АЦП принято решение построить и промоделировать УВХ с разомкнутой структурой, представленное в виде разработанной функциональной схемы (рисунок 3).

Устройство выборки и хранения для моделируемого АЦП состоит из следующих элементов:

- Операционные усилители (ОУ) – ОУ используются для обеспечения высокого входного и низкого выходного сопротивления. Повторитель напряжения на ОУ1 обеспечивает высокое входное сопротивление УВХ, а повторитель на ОУ2 – высокое сопротивление, подключённое к запоминающему конденсатору C , т.е. медленный разряд, и низкое выходное сопротивление УВХ.

- Запоминающий конденсатор (C) – Является запоминающим элементом схемы УВХ.

- Резистор (R) – Резистор служит для ограничения тока заряда запоминающего конденсатора.

Резистор и конденсатор образуют RC-цепь. Номиналами конденсатора и резистора можно влиять на постоянную времени, т.е. на время переходных процессов. Соответственно этим можно обеспечить быстрый или медленный разряд конденсатора [7].

- Ключи (S) – Ключи в схеме представлены полевыми транзисторами с изолированными затворами. Используются для перезаряда запоминающего конденсатора.

- Устройство управления (УУ) – Предназначено для управления ключами.




Рисунок 3 – Функциональная схема разработанного УВХ

По сигналу управления УВХ совместимы со стандартными логическими уровнями. Логическая “1”, как правило, соответствует режиму “выборка”, а логический “0” - режиму хранения [8].

В режиме выборки первоначально разомкнутый аналоговый ключ замыкается на короткое время импульсом выборки. За это время происходит быстрый заряд емкости запоминающего конденсатора через малое сопротивление резистора до мгновенного значения входного сигнала. Время выборки ограничено снизу постоянной времени цепи заряда и требуемой точностью запоминания, а сверху – скоростью изменения запоминаемого аналогового сигнала. По окончании импульса выборки УВХ автоматически переходит в режим хранения: аналоговый ключ размыкается, отключая источник входного сигнала, и на выходе УВХ появляется напряжение, равное напряжению на емкости C . Когда УВХ переходит в режим хранения, некоторая часть заряда утекает с конденсатора C через электродные емкости аналоговых ключей. Связанное с этим зарядом изменение напряжения на конденсаторе называют погрешностью сдвига уровня при переходе в режим хранения. С момента окончания импульса выборки до размыкания АК проходит некоторое время, называемое апертурным. Это время определяет максимально возможную частоту сигналов выборки и, следовательно, предельное быстродействие УВХ [9].

В режиме хранения максимальная длительность времени хранения ограничивается сверху разрядом запоминающей емкости, обусловленным входным током и конечным входным сопротивлением ОУ1, а также токами утечки разомкнутого аналогового ключа. Емкость конденсатора хранения оказывает на параметры УВХ двоякое влияние. Уменьшение C увеличивает точность выборки мгновенного значения сигнала, но в то же время увеличивает погрешность в режиме хранения [9]. Чтобы устранить данное противоречие и увеличить время хранения, применяют двухкаскадные УВХ, например, такое, как представлено на рисунке 3.

В таком устройстве повторитель напряжения на операционном усилителе ОУ1 обеспечивает высокое входное сопротивление УВХ, а повторитель на ОУ2 – высокое сопротивление, подключённое к запоминающему конденсатору С, т.е. медленный разряд, и низкое выходное сопротивление УВХ [7].

Устройство выборки и хранения было промоделировано в САПР Electric VLSI на базе ПАИС КомПАС-1 компании «Дизайн Центр «Союз». Реализуя схему в САПР Electric VLSI, представить снимки экранов, на которых будет изображена целая схема и будет ясен принцип соединений элементов схемы не представляется возможным, ввиду большого расстояния между используемыми блоками элементов на схеме 5400TP035 и сложности построения коммутационных блоков. Поэтому на рисунке 4 представлен блок одного из усилителей с обратной связью, а на рисунке 5 представлены основные части и элементы моделированной схемы.




Рисунок 4 – Часть схемы УВХ – операционный усилитель




Рисунок 5 – Часть схемы УВХ – RC-цепь

Связи схемы представляют собой распределённые по всей микросхеме коммутационные блоки, позволяющие направлять сигнал в другие блоки, необходимые для корректной работы схемы. Отследить связи схемы по коммутационным блокам затруднительно без наличия определённого опыта, это является одним из минусов работы с САПР Electric и структурной схемой ПАИС 5400ТР035, поэтому отражать эти связи нецелесообразно.

В ходе данной работы было выполнено схемотехническое моделирование при помощи встроенного модуля LTSpice программы САПР Electric VLSI.

Результаты моделирования представлены на рисунке 6.




Рисунок 6 – Результат схемотехнического моделирования УВХ при частоте 5 КГц

На данном рисунке моделирование представлено несколькими цветными лучами:

- луч, обозначенный голубым цветом – поступающий на УВХ входной сигнал;
- луч, обозначенный розовым цветом – сигнал на выходе УВХ;
- луч, обозначенный зеленым цветом – разрешающий сигнал УВХ.

Из полученных результатов на рисунке 6 видно, что УВХ на выходе повторяет поступающий входной сигнал с небольшим смещением, что обуславливается емкостными характеристиками УВХ. Также, из полученных данных видно, что сигнал с выхода устройства появляется с задержкой равной 11 мкс. Эта задержка говорит о том, что сигнал фиксируется в устройстве за определенное время. Поскольку входной сигнал в течение времени преобразования может меняться, его фиксируют с помощью устройства выборки-хранения [6].

В ходе экспериментов было выявлено, что максимальное быстродействие УВХ составляет 50Квыб/с (рисунок 7). Такого значения быстродействия недостаточно для реализации быстродействующего АЦП на базе исследуемой ПАИС, т.к. в таких преобразователях быстродействие измеряется порядка от 1МГц [5]. Из этого следует что на данной ПАИС реализация устройства выборки и хранения возможна, это экспериментально доказано (примеры экспериментов представлены на рисунках 6 и 7) – сигнал на выходе УВХ повторяет сигнал на входе.

Но реализовать скоростное устройство выборки и хранения на исследуемой ПАИС возможности нет, т.к. быстродействие данного устройства не достигает необходимого минимального значения.




Рисунок 7 – Результаты схемотехнического моделирования УВХ при частоте 50КГц и 51КГц

Из этого можно сделать вывод, что в дальнейшем для реализации модели быстродействующего АЦП и его прототипа на ПАИС 5400ТР035, в зависимости от разработанного модуля параллельного преобразователя, можно выбрать одно из следующих решений: усовершенствование уже разработанного УВХ или использование готового внешнего устройства выборки и хранения или использовать АЦП без УВХ.

2.3 Модель параллельного аналого-цифрового преобразователя

Самым быстродействующим и простейшим по пониманию принципов работы аналого-цифровых преобразователей является параллельный АЦП, но функционал такого АЦП достаточно сложен [3].

Основой такого параллельного АЦП являются операционные усилители (ОУ) в количестве 2^n , где n – количество разрядов преобразователя, которые сравнивают входное напряжение с опорным. Опорное напряжение подается на делители напряжения с одинаковым сопротивлением на резисторах. Таким образом, схема делится на количество уровней, равное числу используемых ОУ, в каждом из которых каждый операционный усилитель сравнивает входной сигнал с опорным, и если напряжение на входе усилителя превышает напряжение на его инвертирующем входе, то на выходе компаратора формируется напряжение логической единицы, и наоборот [17].

Программируемое ядро ПАИС 5400TP035 содержит 22 усилительных блока (операционных усилителей), поэтому, исходя из архитектуры параллельного АЦП можно сделать вывод, что на микросхеме максимальная разрядность преобразователя равна 4 бит. Для его реализации будут использоваться 16 операционных усилителей из 22 возможных, но стоит учитывать то, что схема помимо модуля АЦП может содержать и другие, например, такие как УВХ, где так же используются усилительные блоки. В зависимости от того, какие элементы будут необходимы для реализации устройства, количество используемых усилителей будет меняться. Поэтому, в данной работе было решено разработать быстродействующее параллельное АЦП разрядностью 3 бит. Для реализации такого устройства необходимо использовать 8 операционных усилителей.

Исходя из этого, был разработан модуль параллельного аналого-цифрового преобразователя, функциональная схема которого представлена на рисунке 8.




Рисунок 8 - Функциональная схема модуля, разработанного параллельного АЦП

Основой такого параллельного АЦП являются 8 операционных усилителей, которые сравнивают входное напряжение с опорным. Опорное напряжение подается на делители напряжения с одинаковым сопротивлением на резисторах. Таким образом схема делится на 8 уровней, в каждом из которых каждый операционный усилитель сравнивает входной сигнал с опорным, и если напряжение на входе усилителя превышает напряжение на его инвертирующем входе, то на выходе компаратора формируется напряжение логической единицы, и наоборот [3].

Модуль параллельного АЦП, так же как и устройство выборки и хранения, был промоделирован в САПР Electric VLSI на базе ПАИС КомПАС-1 компании «Дизайн Центр «Союз». Реализация основных элементов параллельного АЦП в САПР Electric представлена на рисунках 9 и 10.




Рисунок 9 – Фрагмент схемы блока параллельного АЦП – операционный усилитель




Рисунок 10 – Фрагмент схемы блока параллельного АЦП – резистор

Результаты моделирования разработанного блока параллельного АЦП при помощи встроенного модуля LTSpice программы САПР Electric VLSI представлены на рисунках 11 и 12.




Рисунок 11 – Результат схмотехнического моделирования блока параллельного АЦП

На рисунке 11 отображен результат моделирования при значении опорного напряжения равному максимальному значению 3.3В, при котором может исправно работать операционные усилители ПАИС 5400ТР035. Значение входного напряжения изменяется импульсно от 0 до 2В.

Для наглядности представления результатов моделирования было решено отобразить результаты с двух операционных усилителей с разными значениями.

Синим лучом отображено значение с выхода операционного усилителя D0, красным лучом – значение напряжения с выхода операционного усилителя D7, зеленый лучом – входное напряжение.

В ходе экспериментов результаты моделирования показали, что при изменении входного и опорного напряжений меняются и значения на выходах операционных усилителей. В зависимости от значений напряжений на выходах ОУ появляется уровень напряжения равный логической «1», либо логическому «0», что и показано на рисунке 11. Так же в ходе экспериментов было выявлено, что быстродействие смоделированного параллельного АЦП составило 9.8 Мвыб/с, результаты представлена на рисунке 12.




Рисунок 12 – Результат измерения быстродействия модуля параллельного АЦП

По результатам моделирования модуля параллельного АЦП можно сделать вывод, что получившееся быстродействие устройства удовлетворяет цели данной работы, поскольку его быстродействие превышает 1 Мвыб/с, что доказывает то, что устройство действительно является быстродействующим [5].

Так же можно сделать вывод, что данный модуль устройства исправно функционирует, т.к. при изменении значений входного и опорного напряжений формирует на выходах операционных усилителей уровни напряжений, соответствующие уровням логическим «0» и «1».

2.4 Приоритетный шифратор

Для того чтобы с выхода аналого-цифрового преобразователя получить цифровой сигнал необходимо использовать шифратор.

Шифраторы могут быть неприоритетными, если разрешена подача только одного активного сигнала, или приоритетными, если разрешена подача одновременно нескольких активных сигналов на входы устройства [22]. В данном случае на входы шифратора подается одновременно 8 сигналов, поэтому рационально выбрать именно приоритетный шифратор.




Рисунок 14 – Фрагмент одного из блоков свободной конфигурации

На основе блока свободной конфигурации SPM можно строить произвольные схемы, состоящие из n-МОП и р-МОП транзисторов числом до 32 каждого, резисторов (100 кОм, 20 кОм) и конденсаторов (1 пФ) [18].

В процессе построения и моделирования данного шифратора выяснилось, что из-за сложности строения блоков SPM и связей с другими блоками, а так же в связи нестабильной работы предоставленного ПО при использовании большого количества блоков одновременно, данный шифратор на ПАИС поместить не целесообразно из-за наличия в нем большого количества логических элементов и связей между ними.

Поэтому для реализации такого устройство как АЦП на базе ПАИС 5400ТР035 требуется подключение внешнего приоритетного шифратора, например, К155ИБ1, схема которого представлена на рисунке 13.

2.5 Выводы к главе 2

По результатам отработки ПО от компании АО «ДИЗАЙН ЦЕНТР «СОЮЗ» можно сделать следующие выводы:

Выявлены следующие недостатки, представленного к тестированию ПО:

1. Трассировка межсоединений не позволяет наглядно представить связи между блоками, т.к. все связи одновременно отображаются на экране, т.е. нет послойного разделения. При этом линии, связи очень тонкие и нет возможности настройки их толщины.
2. Послойное отображение возможно только в режиме индивидуального просмотра элемента.
3. При моделировании для полученных временных диаграмм нет возможности настройки толщины линии и шрифта отображаемых символов.
4. При моделировании устройств, состоящих из большого количества модулей, возникают программные сбои, при которых моделирование выполнить невозможно.
5. При больших значениях устанавливаемых параметров, моделирование производится очень долго и, также могут возникать программные сбои.

При разработке модели элементов и узлов и моделировании:

1. Экспериментально доказано, что разработанное УВХ на данной ПАИС обладает высокой точностью, но полученное значение быстродействия равно 50 Квыб/с, это доказывает то что, на ПАИС 5400ТР035 устройство выборки и хранения реализуемо, но такое устройство не применимо в системах требующих высокой скорости преобразования.
2. Экспериментально доказано, что разработанный модуль параллельного АЦП исправно функционирует и обладает достаточно высоким значением быстродействия, для не потокового преобразователя, равного 9.8 Мвыб/с. Это доказывает то, что на исследуемой плате есть возможность реализации быстродействующих устройств.

3. Определено что, моделирование приоритетного шифратора (8 на 3) на исследуемой ПАИС не рационально из-за ее архитектуры и нестабильного ПО, при использовании одновременно большого количества блоков. Из этого можно сделать вывод, что на ПАИС 5400TP035 рационально использовать схемы с более простой логикой и меньшим количеством элементов.

3 Создание рабочего места инженера-исследователя

Для того чтобы проверить и сравнить данные в виртуальной среде с данными полученными на реальном оборудовании, необходимо создать рабочее место инженера-исследователя.

Для создания лабораторного стенда проверки ПАИС «КомПАС-1» необходимы следующие составляющие:

1. Отладочный комплект:

Для проверки разработанных проектов на базе ПАИС «КомПАС-1» компания «Дизайн Центр «Союз» предоставляет специализированный отладочный комплект, элементы которого представлены на рисунке 15:

- соединительный элемент USB 2.0 программатора с компьютером (1);
- программатор со специализированным программным обеспечением (ПО) для записи данных в микросхему и макетную плату (2);
- шлейф, для соединения программатора и макетной платы (3);
- макетную плату (4);
- микросхему 5400TP035, встроенную в макетную плату [23,24];



Рисунок 15 – Отладочный комплект программируемой аналоговой интегральной схемы КомПАС-1

2. Персональный компьютер;
3. Осциллограф;
4. Источник питания;
5. Генератор импульсов.

Структурная схема подключения элементов рабочего места представлена на рисунке 16.



Рисунок 16 – Структурная схема подключения элементов рабочего места инженера-исследователя

Маршрут проектирования состоит из следующих шагов:

1. разработка и моделирование принципиальной электрической схемы в специализированном программном обеспечении;
2. создание конфигурационной последовательности;
3. прошивка микросхемы в режиме отладки и ее макетирование;
4. прошивка микросхемы в энергонезависимую память [23].

САПР для ПАИС 5400TP035 от компании АО «ДИЗАЙН ЦЕНТР «СОЮЗ» поддерживает моделирование, что позволяет отладить устройство без программирования микросхемы. Одновременно с этим создается конфигурационный файл [24].

Для загрузки полученной конфигурационной последовательности используется специализированное ПО (рисунок 17).




Рисунок 17 – Интерфейс ПО для записи данных в память микросхемы 5400TP035

С помощью программы можно загружать данные как без записи, так и записью в энергонезависимую память ПАИС [].

Макетная плата и встроенная в нее ПАИС 5400TP035 представлены на рисунках 18-19.




Рисунок 18 – Макетная плата ПАИС «КомПАС-1»




Рисунок 19 – ПАИС 5400ТР035, встроенная в макетную плату

3.1 Проверка работоспособности собранного рабочего места инженера-исследователя

Для того чтобы проверить работоспособность собранного стенда было принято решение для начала использовать уже готовую разработку, а именно

модель пикового детектора на операционных усилителях с общей обратной связью, функциональная схема которого представлена на рисунке 20.

Пиковый детектор предназначен для регистрации максимального или минимального значения амплитуды сигнала. Используются устройства в тех случаях, когда требуется зафиксировать пиковые значения входного колебания, регистрируя значения каждого импульса [17].




Рисунок 20 - Функциональная схема пикового детектора на операционных усилителях с общей обратной связью

В схеме на рисунке 20 ОУ DA1 заряжает конденсатор через диоды VD1 и VD2 до пикового значения, а ОУ DA2 выполняет роль буферного повторителя. При снижении входного напряжения, оно становится меньше выходного, диод VD1 закрывается, и схема переходит в режим хранения. Такое схемное решение, а именно общая обратная связь и прохождение сигнала через два диода, помогают разрешить проблемы, создаваемые отклонениями схемных компонентов от идеальных.

Запустив моделирование схемы пикового детектора в САПР Electric на базе ПАИС «КомПАС-1», была получена осциллограмма, представленная на рисунке 21.




Рисунок 21 – Схемотехническое моделирование пикового детектора в САПР Electric

Зеленым лучом обозначен входной сигнал, поступающий на пиковый детектор, а синим сигнал с выхода устройства.

Таким образом, в результате моделирования в САПР Electric, получился сигнал, детектирующий пики каждого синусоидального колебания. Следовательно, модель пикового детектора готова для непосредственной её прошивки в память устройства и работе на базе ПАИС «КомПАС-1».

Для того чтобы прошить данное устройство в память микросхемы 5400TP035, необходимо создать конфигурационную последовательность. Конфигурационная последовательность формируется на этапе оптимизации нетлиста перед моделированием. Таким образом, конфигурационную последовательность можно получить до завершения моделирования, даже в случае возникновения ошибки в процессе моделирования [18].

Далее с помощью программатора производится прошивка микросхемы в режиме отладки. Работа с программатором представлена на рисунке 22.




Рисунок 22 – Работа с программатором

После успешной прошивки можно приступить к прошивке разработанной микросхемы в энергозависимую память, так же при помощи программатора.

Прошивка в ПАИС 5400TP035 выбранного пикового детектора прошла успешно, результаты, полученные с микросхемы при помощи осциллографа, представлены на рисунке 23.




Рисунок 23 – Реальная осциллограмма пикового детектора на ПАИС 5400TP035

Из данной осциллограммы видно, что она соответствует результатам, полученном при моделировании устройства в САПР Elekrtric, выходной сигнал также детектирует пики каждого синусоидального колебания. Это доказывает то, что прошивка ПАИС прошла успешно и собранное место инженера-исследователя полностью работоспособно.

3.2 Выводы к главе 3

В данной главе было собрано рабочее место инженера-исследователя для отладки и прошивки исследуемой ПАИС 5400ТР035.

Проверка на работоспособность данной микросхемы осуществлялась с помощью ранее разработанного на базе «КомПАС-1» устройства пикового детектора. Результаты исследований показали, что ПАИС действительно программируется, данные в виртуальной среде и на реальном устройстве совпадают. Это доказывает то, что действительно исследуемая схема работает корректно, а собранный стенд исправен и пригоден для разработки и моделирования различных устройств.

4 Исследование возможностей ПАИС 5400ТР035 с помощью нескольких готовых решений

Для того чтобы исследовать все возможности ПАИС 5400ТР035 с помощью предоставленного ПО необходимо выполнить проверку нескольких имеющихся готовых решений, реализованных на данной схеме.

Согласно предоставленной документации, в библиотеке DCS Library ПАИС 5400ТР035 всего существует 12 готовых решений. Но при исследовании САПР, предоставленной к данной ПАИС компанией АО «ДИЗАЙН ЦЕНТР «СОЮЗ», было выяснено, что в библиотеке элементов существует еще одно решение, не отображенное в документации. Для исследования данной ПАИС достаточно выполнить проверку нескольких готовых решений. Поэтому было принято решение исследовать следующие элементы:

- Инвертор;
- Логический элемент 2И-НЕ;
- Аналоговый сумматор.

4.1 Инвертор

Инвертор – это логический элемент, выполняющий функцию НЕ (отрицание) [14]. Структурная схема элемента представлена на рисунке 24.




Рисунок 24 – Структурная схема инвертора

В данной схеме входные данные обозначены как IN, выходные – OUT, а VDD – напряжение питания.

Элемент – инвертор реализован в ПАИС 5400TP035 на блоке свободной конфигурации и занимает менее 3% площади блока [20]. Реализация инвертора в ПО исследуемой ПАИС представлена на рисунке 25.




Рисунок 25 – Схема реализации инвертора в САПР «КомПАС-1»

В имеющейся документации предоставлены следующие характеристики, полученные при проверке микросхемы на реальном оборудовании:

- Время переключения – 7 нс;
- Входное напряжение низкого уровня – 0 В;
- Входное напряжение высокого уровня - 5 В.

Результат моделирования инвертора на базе ПАИС 5400TP035 представлен на рисунке 26.




Рисунок 26 – Результат схемотехнического моделирования инвертора на базе ПАИС 5400ТР035

Зеленым лучом на графике обозначен поступающий входной сигнал, а синим лучом обозначен сигнал на выходе инвертора.

Из рисунка 26 видно, что исследуемый элемент исправен, т.е. при поступлении на вход инвертора напряжения высокого уровня на выходе получается напряжение низкого уровня. Таким образом выполняется логическая функция «НЕ». Но стоит отметить, из представленного результата моделирования видно, что при переключении устройства из одного в состояние другое появляются некоторые «выбросы», т.е. скачки напряжения, это обуславливается тем, что в исследуемой ПАИС используются неидеальные элементы и узлы. САПР Electric более точно описывает поведение сигналов при их обработке ПАИС КомПАС-1.

При моделировании данного элемента в САПР были получены следующие характеристики (в ПРИЛОЖЕНИИ А предоставлены все результаты проведенных измерений):

- Время переключения – 8 нс;

- Входное напряжение низкого уровня – 0 В;
- Входное напряжение высокого уровня – 5 В.
- Предельная частота работы – 58 МГц.

Из этого следует, что результаты моделирования отличаются от результатов на реальном оборудовании, в данном случае значения некоторых характеристик ПАИС 5400TP035 в виртуальной среде оказались хуже, чем заявленные.

4.2 Логический элемент «2И-НЕ»

Элемент «2И-НЕ» (или элемент Шеффера) – логический элемент транзисторно-транзисторной логики (ТТЛ), является одним из базовых элементов в булевой алгебре. Имеет два входа и один инверсный выход [4]. Структурная схема элемента представлена на рисунке 27.




Рисунок 27 – Структурная схема логического элемента «2И-НЕ»

IN1 и IN2 – входы устройства, OUT – выход, VDD – напряжение питания.

Данный элемент выполняет функции согласно таблице истинности, представленной на рисунке 28 [4].

IN1	IN2	OUT
0	0	1
0	1	1
1	0	1
1	1	0

Рисунок 28 – Таблица истинности логического элемента «2И-НЕ»

Элемент «2И-НЕ» реализован на блоке свободной конфигурации микросхемы 5400TP035 и занимает менее 6% площади блока и не имеет буфера на выходе [20]. Логический элемент «2И-НЕ» на ПАИС «КомПАС-1» представлен на рисунке 29.




Рисунок 29 – Схема реализации логического элемента «2И-НЕ» в САПР «КомПАС-1»

В техническом описании готовых элементов библиотеки DCS Library, предоставлены следующие характеристики, полученные при проверке микросхемы на реальном оборудовании:

- Время переключения – 14 нс;
- Входное напряжение низкого уровня – 0 В;
- Входное напряжение высокого уровня - 5 В.

Результат моделирования элемента «2И-НЕ» на базе ПАИС 5400ТР035 представлен на рисунке 30.




Рисунок 30 – Результат схемотехнического моделирования элемента «2И-НЕ» на базе ПАИС 5400ТР035

Зеленый луч на представленном графике показывает сигнал, поступающий на вход IN1 устройства, синий луч – сигнал, поступающий на вход IN2, а красный получившийся сигнал на выходе OUT.

Если сравнить полученные результаты с выхода элемента с таблицей истинности, то можно сделать вывод, что устройство работает исправно. Например, сигнал на выходе «2И-НЕ» переходит в «состояние 0», когда на обоих его входах появляется сигнал равный напряжению высокого уровня, т.е. «состояние 1».

При моделировании данного элемента в САПР для «КомПАС-1» были получены следующие характеристики (в ПРИЛОЖЕНИИ А предоставлены все результаты проведенных измерений):

- Время переключения – 17 нс;
- Входное напряжение низкого уровня – 0 В;
- Входное напряжение высокого уровня – 5 В.
- Предельная частота работы – 32.8 МГц.

Из этого следует, что данные результаты моделирования так же отличаются от полученных результатов на реальном оборудовании, значения характеристик в виртуальной среде также оказались хуже заявленных в документации.

Из результатов тестирования двух готовых решений на базе исследуемой ПАИС «КомПАС-1» уже можно сделать вывод о том, что предварительное моделирование в виртуальной среде дает не точные показатели тех или иных параметров.

4.3 Аналоговый сумматор

Данных по аналоговому сумматору в техническом описании элементов библиотеки DCS Library программируемой аналого-цифровой микросхемы КомПАС-1 компания АО «ДИЗАЙН ЦЕНТР «СОЮЗ» не предоставила, но поскольку он присутствует в библиотеке, было принято решение о его исследовании.

Данный аналоговый сумматор имеет три входа (IN1, IN2, IN3) и один выход (OUT). Реализован исследуемый элемент на одном из прецизионных операционных усилителей и четырех резисторах. Часть схемы аналогового сумматора, реализованного на базе ПАИС 5400TP035 представлена на рисунке 31.




Рисунок 31 – Часть схемы аналогового сумматора

Схемотехническое моделирование данного сумматора представлено на рисунке 32.




Рисунок 32 – Схемотехническое моделирование аналогового сумматора

На данном графике зеленым лучом отмечен сигнал, поступающий на вход IN1, синим лучом отмечен сигнал, поступающий на вход IN2, красным лучом отмечен сигнал, поступающий на вход IN3, а голубым отмечен сигнал с выхода устройства OUT.

Аналоговый сумматор – устройство, выполняющее сложение нескольких аналоговых сигналов. Сумматоры бывают нескольких видов:

- Инвертирующий сумматор – Инвертирующий сумматор суммирует входные напряжения и инвертирует результат;
- Суммирующая схема с масштабным коэффициентом – это вариант инвертирующего сумматора, в котором каждому входу придается собственный вес;
- Схема сложения-вычитания – вычитания может одновременно складывать и вычитать, то есть производить алгебраическое суммирование сигналов, но сумма ее инвертирующих коэффициентов усиления должна быть равна сумме неинвертирующих коэффициентов. ;
- Неинвертирующий сумматор – это вариант схемы инвертирующего сумматора, в котором использованы только неинвертирующие входы [19].

Из результатов моделирования можно сделать вывод, что имеющийся в библиотеке DCS Library аналоговый сумматор является неинвертирующим, т.к. на выходе устройства уровень сигнала изменяется в зависимости от значения и количества входных сигналов, при этом результат не инвертируется.

Из рисунка 33 видно, что на выходе сумматора, при изменении значений входных данных появляются выбросы, так же как и у ранее исследуемого инвертора, эти выбросы объясняются неидеальностью элементов и узлов исследуемой ПАИС.

Так же по результатам моделирования было выяснено, что данный аналоговый сумматор на выходе выдает не точные результаты суммирующих данных. Доказательством этого служит рисунок 33.




Рисунок 33 – Измерения уровней выходного сигнала аналогового сумматора

На рисунке 33 видно, что уровень выходных данных под номером 1 равен 2.93 В, при том что входные сигналы составляют сумму, равную 3 В. И для выходного сигнала под номером 2 уровень напряжения составляет 1.45 В, при том, что в указанной точке отчетливо видно, что сумма трех входных сигналов составляет 1.5 В. Такие погрешности обуславливаются неидеальным моделированием в виртуальной среде. Как уже было выяснено ранее, результаты в виртуальной среде могут отличаться от результатов на реальном оборудовании.

При моделировании аналогового сумматора в САПР для «КомПАС-1» были получены следующие характеристики (в ПРИЛОЖЕНИИ А предоставлены все результаты проведенных измерений):

- Время переключения из низкого уровня в высокий – 947 нс;
- Время переключения из высоко уровня в низкий – 834.5 нс;
- Предельная частота работы – 1.2 МГц.

4.4 Выводы к главе 4

Из проведенных исследований и экспериментов в главе 4 можно сделать следующие выводы:

1. Результаты значения времени переключения инвертора равны:

- В САПР ПАИС «КомПАС-1»: 8 нс;
- Заявленное значение в документации: 7 нс.

Результаты значения переключения логического элемента «2И-НЕ»:

- В САПР ПАИС «КомПАС-1»: 17 нс;
- Заявленное значение в документации: 14 нс.

Из полученных результатов можно сделать следующий вывод: в специальной для исследуемой ПАИС виртуальной среде разработки вполне возможно разрабатывать и моделировать различные устройства, но на примере полученных результатов в ходе исследования уже готовых решений можно сделать вывод, что виртуальная среда не позволит получить более точные данные, в отличие от реального оборудования.

В рассмотренных случаях для инвертора неточность составила 1 нс, а в случае с логическим элементом «2И-НЕ» неточность равна 3 нс. Это говорит о том, что для каждого конкретного случая неточность результатов будет меняться.

2. При моделировании инвертора на базе ПАИС 5400TP035 был исследован такой параметр как предельная частота работы устройства, не заявленный в техническом описании элементов библиотеки DCS Libray программируемой аналого-цифровой микросхемы «КомПАС-1». Значение этого параметра составило 58 МГц, это доказывает то, что данное устройство может быть использовано в быстродействующих системах.

3. Придельная частота работы устройства так же была исследована у логического элемента «2И-НЕ» и составила 32.8 МГц, это так же доказывает, что устройство может быть использовано в высокоскоростных системах.

4. В ходе исследования аналогового сумматора, не вошедшего в техническое описание готовых решений на базе ПАИС «КомПАС-1», были получены следующие результаты:

- Время переключения из низкого уровня в высокий – 947 нс;
- Время переключения из высоко уровня в низкий – 834.5 нс;
- Предельная частота работы – 1.2 МГц.

Из данных результатов можно сделать вывод о том, что устройство обладает не большим, но достаточным быстродействием для использования в скоростных системах, реализуемых на базе исследуемой ПАИС.

Так же из полученных данных в ходе моделирования данного устройства можно сделать вывод, что устройство вполне реализуемо, но из-за неидеальности используемых в ПАИС элементов, и ранее доказанной неточности виртуальной среды разработки, сумматор будет обладать лишь приближенными значениями в результатах своей работы.

5. В главе 4 входе исследований нескольких готовых решений было выяснено и доказано то, что на базе исследуемой ПАИС, действительно, можно реализовать быстродействующие элементы, но моделирование в специальной САПР предоставит только приближенные необходимые значения.

ЗАКЛЮЧЕНИЕ

В результате выполнения выпускной квалификационной работы выполнен анализ предметной области, исследованы предоставленные программные и аппаратные средства разработки. При исследованиях реализованы следующие узлы параллельного аналого-цифрового преобразователя: УВХ, блок преобразования.

Полученные результаты при исследовании УВХ на базе ПАИС 5400ТР035 оказались частично не удовлетворительными: разработанное устройство демонстрировало достаточно точные данные на выходе, но показатели быстродействия оказались неудовлетворительными для разрабатываемого устройства быстродействующего АЦП. Из этого следует, что на базе исследуемой ПАИС УВХ вполне реализуемо, но такое устройство не применимо в скоростных системах.

Разработанный блок параллельного АЦП на базе ПАИС 5400ТР035 показал достаточно большую скорость преобразования, а также высокую точность преобразованных данных, это доказывает то, что такие устройства реализуемы на исследуемой микросхеме.

Также в ходе выпускной квалификационной работе было доказано то, что для разработки быстродействующего АЦП, требующийся шифратор на базе ПАИС «КомПАС-1» реализовать не рационально, необходимо использовать внешнее устройство.

На следующем этапе данной работы произведены описание и сборка рабочего места инженера-исследователя, для моделирования разработанных устройств на реальном оборудовании. Так же, с помощью готового решения на базе исследуемой ПАИС, проверен стенд на работоспособность. В ходе проверки было подтверждено, что собранное рабочее место инженера-исследователя действительно можно использовать для разработки и моделирования различных устройств.

Так же, следующим этапом работы, выполнено моделирование имеющихся готовых решений в САПР Electric на базе исследуемой ПАИС «КомПАС-1» и сравнение полученных результатов с заявленными параметрами компанией АО «ДИЗАЙН ЦЕНТР «СОЮЗ». Произведенные исследования показали, что моделирование в САПР Electric недостаточно точно, в отличие от результатов на реальном оборудовании, но имеющиеся неточности не критичны, и данное ПО подходит для реализации моделирования.

В заключение отметим, что схемами на основе ПАИС 5400ТР035 можно заменить существенную часть схем обработки аналоговых сигналов. При этом разработчики устройств получают гибкое решение, которое учитывает их потребности и позволяет с минимальными временными и аппаратными затратами создавать специализированные схемы, в том числе для эксплуатации в жестких условиях. Но, для улучшения характеристик получаемых схем нужно учитывать особенности этой микросхемы.

СПИСОК ИСПОЛЬЗУЕМЫХ ИСТОЧНИКОВ

1. Kester W., Bryant J. Analog-to-digital converters for digital signal processing tasks [Электронный ресурс] / Kester W., Bryant D. – 2015. – Режим доступа: <http://www.analog.com>.
2. Nepomnyashchy O. V. High-Level design flows for VLSI circuit (Маршруты высокоуровневого синтеза сверхбольших интегральных схем) / Nepomnyashchy O. V., Legalov A. I., Sirotinina N. J. // Journal of Siberian Federal University. Engineering & Technologies. – 2014. №6. – p.p. 674-684.
3. Аналого-цифровое преобразование для начинающих [Электронный ресурс] : Научно-публицистический портал «Geektimes». – Режим доступа: <https://geektimes.ru/post/253708>.
4. Базовые логические элементы [Электронный ресурс] : Научно-публицистический портал «Go Radio». – Режим доступа: <http://go-radio.ru/bazovie-logicheskie-elementi.html>.
5. Быстродействующие аналого-цифровые преобразователи [Электронный ресурс] : Московский физико-технический институт. – №11. – Режим доступа: http://kprf.mipt.ru/Приложение_к_лекции_11_сент_АЦП.pdf.
6. Волович Г. И. Аналоговые коммутаторы [Электронный ресурс] / Г. И. Волович // Южно-Уральский государственный институт. – 2016. – №6. – Режим доступа: http://www.gaw.ru/html.cgi/txt/doc/switch/switch_6_1.htm.
7. Гуменюк А. С., Бочаров Ю. И. Устройства выборки-хранения быстродействующих АЦП / А. С. Гуменюк, Ю. И. Бочаров // Микроэлектроника. – 2007. – Т. 36, № 5. – С. 390—400.
8. Исследования устройств аналого-цифровых и цифро-аналоговых преобразований / Василюк Т. С., Гришалевич Ю. И. – Москва: Московский технический университет связи и информатики, 2015. – 10 с.
9. Кликушин Ю. Н., Михайлов А. В., Захаров И. Л. Электроника в приборостроении [Электронный ресурс] / Ю. Н. Кликушин, А. В. Михайлов, И.

Л. Захаров // Омск: Омский государственный технический университет – 2005.
– Режим доступа: <https://studfiles.net/preview/1005381/page:32/>.

10. Кремний на изоляторе [Электронный ресурс] : многопредмет. науч. журн. / «Открытые системы» – Электрон. журн. – Москва, 2001. – Режим доступа: <https://www.osp.ru/cw/2001/02/8885>.

11. Микросхемы компании «Дизайн Центр «Союз» для аппаратуры космического и специального назначения – Зеленоград, 2016. – 16 с.

12. Микросхемы специального и космического назначения / ОАО «НИИМЭ и Микрон» – Зеленоград, 2015. – 30 с.

13. Непомнящий О. В. Метод компенсации реверберационных помех, основанный на предварительном вычислении сигнала коррекции / Непомнящий О. В., Кондратьев К. В., Сергеевич В. Н. // Вестник НГУ. Информационные технологии – 2015. – Т.13, №1. – С. 91-96.

14. Принцип работы инвертора напряжения [Электронный ресурс] : Научно-публицистический портал «Vega Volt». – Режим доступа: <http://www.vega-volt.ru/view/printsip-raboty-invertora-napryazheniya/>.

15. Программируемые пользователем аналоговые микросхемы [Электронный ресурс] : АО «Дизайн Центр «Союз». – Режим доступа: <http://www.dcsouz.com/products1/pais>.

16. Савелов А. А. Расчет импульсных источников питания устройств авионики: учебное пособие. – Москва: Московский государственный технический университет гражданской авиации, 2015. – 96 с.

17. Сергиенко А. Б. С32 Цифровая обработка сигналов: учеб. пособие. — 3-е изд. — Санкт-Петербург: БХВ-Петербург, 2011. — 768 с.

18. Спецификация программируемой аналоговой микросхемы «КомПАС-1» (5400TP035) – Зеленоград, 2016 – 21 с.

19. Суммирующие схемы [Электронный ресурс] : Санкт-Петербургский национальный исследовательский университет информационных технологий, механики и оптики. – Режим доступа: http://de.ifmo.ru/bk_netra/page.php?index=10&layer=1&tutindex=36.

20. Техническое описание элементов библиотеки DCS Library программируемой аналого-цифровой микросхемы КомПАС-1 (5400TP035) – Зеленоград, 2017. – 31 с.

21. Физика радиационных эффектов, влияющих на электронику в космосе [Электронный ресурс] : Научно-публицистический портал «Geektimes». – Режим доступа: <https://geektimes.ru/post/254084/>.

22. Шифраторы. Принцип работы шифраторов [Электронный ресурс] : Новосибирский государственный технический университет. – Режим доступа: <https://vunivere.ru/work15081>.

23. Эннс В. В., Кобзев Ю. М., Корепанов И. В. Программируемая аналоговая микросхема КомПАС- 1 (5400TP035): основные характеристики и особенности применения / В. В.Эннс, Ю. М. Кобзев, И. В. Корепанов // Электроника: НТБ. – 2016. – № 7.

24. Эннс В. В., Кобзев Ю. М., Корепанов И. В. Разработка типовых решений аналоговой обработки с помощью программируемой пользователем аналоговой микросхемы КомПАС- 1 (5400TP035)/ В. В.Эннс, Ю. М. Кобзев, И. В. Корепанов // Электроника: НТБ. – 2017.